

Καλώς Ορίσατε στο

ΤΛ503

**Μικροηλεκτρονική &
VLSI**

Λευτέρης Καπετανάκης



Ελληνικό Μεσογειακό Πανεπιστήμιο

Τμήμα Ηλεκτρονικών Μηχανικών

2021-2022

ΤΛ 503

Περιεχόμενα Μαθήματος

- Εισαγωγή στα **ψηφιακά**/αναλογικά ολοκληρωμένα κυκλώματα
 - Διατάξεις CMOS και τεχνολογία κατασκευής. Λογικές πύλες CMOS και σχηματική αναπαράστασή τους (φυσικό σχέδιο, layout). Εκτίμηση απόδοσης: διάδοση καθυστέρησης (propagation delay), περιθώρια θορύβου (noise margins), απώλεια ισχύος (power dissipation). Πυκνωτές, αντιστάτες και θέματα διασύνδεσης (signal wiring). Σχεδιασμός συνδυαστικών (combinational π.χ., arithmetic) και ακολουθιακών (sequential e.g., storage elements) MOS λογικών κυκλωμάτων. Σχεδιασμός ημιαγωγικών μνημών. Σχεδιασμός αναλογικών κυκλωμάτων CMOS-Βασικές αρχές layout. Απλοί ενισχυτές, MOSFETs.
- Εκμάθηση των τεχνολογικών όψεων και των θεμελιωδών αρχών του σχεδιασμού των κυκλωμάτων VLSI, με ιδιαίτερη έμφαση στις σύγχρονες VDSM (very deep sub-micron) τεχνολογίες CMOS

ΤΛ 503

Περιγραφή Μαθήματος

- Γνωστικό υπόβαθρο**
- Βασική θεωρία κυκλώματος
 - Αντίσταση (**R**), χωρητικότητα (**C**), αυτεπταγωγή (**L**)
 - Τρανζίστορ επίδρασης πεδίου (FET)
- Σχεδίαση Λογικών Κυκλωμάτων
 - Ελαχιστοποίηση σε επίπεδο **πυλών**

- Επίπεδο Μαθήματος**
- Το μάθημα είναι υποχρεωτικό και απευθύνεται σε φοιτητές/φοιτήτριες 5^{ου} εξ και άνω.

[ΤΛ 503](#)

Σκοπός Μαθήματος

- Η κατανόηση της λειτουργίας του τρανζίστορ **MOS**.
- Η ικανότητα σχεδίασης και υλοποίησης **ψηφιακών** κυκλωμάτων σε επίπεδο τρανζίστορ CMOS και η βελτιστοποίηση αυτών σε σχέση με διάφορους περιορισμούς: **μέγεθος** (κόστος), **ταχύτητα**, **ισχύ κατανάλωσης**, και **αξιοπιστία**.
- Σχεδιασμός, φυσικό σχέδιο και προσομοίωση των ψηφιακών κυκλωμάτων VLSI με χρήση διάφορων εργαλείων CAD (Computer-Aided-Design)
- Απόκτηση πρακτικής εμπειρίας της δημιουργίας ψηφιακών κυκλωμάτων χρησιμοποιώντας περίτεχνα εργαλεία σχεδιασμού με τη βοήθεια υπολογιστή

[ΤΛ 503](#)

Λογισμικό Μαθήματος

- Η ελεύθερη έκδοση του προγράμματος Microwind/DSCH (lite version) κατά προτίμηση θα χρησιμοποιηθεί στο παρόν μάθημα
- Το πρόγραμμα μπορεί να φορτωθεί στον υπολογιστή από τη διεύθυνση: <http://www.microwind.org>

ΤΑ 503


INSTALLATION

From The web

Connect to page www.microwind.org

Click "Download Microwind" and download **mw03.zip**

- ◆ Unzip the whole contents of the file to a user's directory (We suggest you create "Microwind3")
- ◆
- ◆ Click "Download Dsch" and download **dsch03.zip**
- ◆ Unzip the whole contents of the file to a user's directory (We suggest you create "Dsch3")
- ◆




ΤΑ 503

Βιβλιογραφία (Ελληνόγλωσση)

**Σχεδίαση ολοκληρωμένων κυκλωμάτων
CMOS VLSI**

[Harris, Weste N.](#)



Εκδότης: [Παπασωτηρίου](#)

Έτος Έκδοσης: 2011

[ΤΛ 503](#)

Βιβλιογραφία (Ελληνόγλωσση)

Ανάλυση και σχεδίαση ψηφιακών ολοκληρωμένων κυκλωμάτων CMOS

Συγγραφέας: [Sung - Mo \(Steve\) Kang](#)
Εκδόσεις: [Τζίόλα](#)


Έτος: 2007
ISBN-13: 9789604181360
ISBN-10: 960418136X
Κατηγορίες: [Επιστήμες](#)



[ΤΛ 503](#)

Βιβλιογραφία (Ελληνόγλωσση)

Ψηφιακά Ολοκληρωμένα
Κυκλώματα



Συγγραφείς: [Jan M. Rabaey](#),
[Anantha Chandrakasan](#),
[Borivoje Nikolic](#)

Εκδότης: ΚΛΕΙΔΑΡΙΘΜΟΣ

Έτος Έκδοσης: 2006

[ΤΛ 503](#)

Βιβλιογραφία (Ελληνόγλωσση)

Ψηφιακά Ολοκληρωμένα
Κυκλωμάτων CMOS VLSI




Συγγραφείς: Neil H. E. Weste,
Kamran Eshraghian

Εκδότης: ΠΑΠΑΣΩΤΗΡΙΟΥ


Έτος Έκδοσης: 1996

[ΤΛ 503](#)


Βιβλιογραφία (ξενόγλωσση)



Introduction to VLSI Circuits and Systems
by [John P. Uyemura](#)



CMOS Logic Circuit Design
by [John P. Uyemura](#)




Modern Semiconductor Devices for Integrated Circuits
by [Chenming Hu](#)
[Free Download](#)

ΤΑ 503

Βιβλιογραφία ([microwind](#))

User's Manual Lite Version
Etienne Sicard
www.microwind.org
Published by INSA Toulouse



Chip Design for Submicron VLSI: CMOS Layout and Simulation by [John P. Uyemura](#)

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ
ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ VLSI
Συγγραφέας: ΚΩΤΣΟΣ
Εκδότης: ΤΖΙΟΛΑΣ
Έτος Έκδοσης: 2005



ΤΑ 503

Βαθμολογία

□ Τελικός βαθμός

- Εργαστήριο: Ασκήσεις + Τελική Εξέταση 20%
- Θεωρία: Ασκήσεις 20%
- Θεωρία: Τελική Εξέταση 60%

[ΤΛ 503](#)

Διαλέξεις

- Ενθαρρύνεται και αναμένεται η παρακολούθηση και η συμμετοχή από όλους σας.
- Θα γίνουν 13 μαθήματα
 - Τόπος → Αίθουσα 8
 - Ημέρες → [Τρίτη](#)
 - Ώρα → [08:00-12:00](#)

ΣΗΜΕΙΩΣΗ: Στις διαφάνειες των διαλέξεων χρησιμοποιείται διδακτικό υλικό το οποίο έχει δανειστεί από διάφορα εκπαιδευτικά βιβλία και διαδικτυακές σελίδες. Ο εισηγητής δεν έχει καμιά αξίωση κατοχής του υλικού αυτού και το χρησιμοποιεί μόνο για λόγους διδασκαλίας εντός της τάξης. Οι εικόνες και οι πίνακες είναι κτήμα διαφόρων συγγραφέων και παρέχονται στον αντίστοιχο δικτυότοπό τους.


[ΤΛ 503](#)

Περίληψη Μελέτης

- Σχεδίαση και εξομίωση των CMOS ολοκλ. κυκλωμάτων (Ο.Κ.)
 - MICROWIND/DSC Η ελκυστικός τρόπος για σχεδίαση (layout)
 - SPICE για την εξομίωση του κυκλώματος
- Διαλέξεις:
 - 1 εβδομάδα στην τεχνολογία VLSI πυριτίου
 - 1 εβδομάδα στη λειτουργία και σχεδίαση του τρανζίστορ MOS
 - 1 εβδομάδα στην εξομίωση του τρανζίστορ MOS διαμέσου των μοντέλων SPICE του Microwind
 - 2 εβδομάδες στον αντιστροφέα CMOS (στατικές και δυναμικές χαρακτηριστικές)
 - 1 εβδομάδα στις βασικές λογικές πύλες CMOS
 - 1 εβδομάδα στις διασυνδέσεις των κυκλωμάτων CMOS, επίδραση των C R και L (χαρακτηρισμός κυκλώματος και εκτίμηση απόδοσης)
 - 1 εβδομάδα στα συνδυαστικά λογικά κυκλώματα CMOS
 - 1 εβδομάδα στα αριθμητικά λογικά κυκλώματα CMOS
 - 1 εβδομάδα στα ακολουθιακά λογικά κυκλώματα CMOS
 - 1 εβδομάδα στις μνήμες RAM
 - 2 εβδομάδες στην κλιμάκωση (scaling) του MOSFET, στα ρεύματα διαρροής του MOSFET και στις καινούργιες δομές τρανζίστορ.

ΤΛ 503

Η μεγάλη εικόνα



ΤΛ 503

ISA=instruction set architecture

Ελάφρυνση Περιήγησης Σχεδίασης VLSI

Ξεκινήστε με ένα πρόγραμμα HDL (γλώσσα περιγραφής υλικού:VHDL, Verilog)

```

entity traffic is
  port (CLK, go_green, go_red, go_yellow: in STD_LOGIC;
        l_green, l_red, l_yellow: out STD_LOGIC);
end;
architecture traffic_arch of traffic is
-- SYMBOLIC ENCODED state machine: Sreg0
type Sreg0_type is (green, red, yellow);
signal Sreg0: Sreg0_type;
begin
  --concurrent signal assignments
  Sreg0_machine: process (CLK)
  begin
    if CLK'event and CLK = '1' then
      case Sreg0 is
        when green =>
          if go_yellow='1' then
            Sreg0 <= yellow;
          end if;
        when red =>
          if go_green='1' then
            Sreg0 <= green;
          end if;
        when yellow =>
          if go_red='1' then
            Sreg0 <= red;
          end if;
      end case;
    when others =>
      null;
    end if;
  end process;

  green_assignment:
  l_green <= '1' when (Sreg0 = green) else
    '0' when (Sreg0 = red) else
    '0' when (Sreg0 = yellow) else
    '0';

  l_yellow_assignment:
  l_yellow <= '0' when (Sreg0 = green) else
    '0' when (Sreg0 = red) else
    '1' when (Sreg0 = yellow) else
    '1';


  l_red_assignment:
  l_red <= '0' when (Sreg0 = green) else
    '1' when (Sreg0 = red) else
    '0' when (Sreg0 = yellow) else
    '0';
end traffic_arch;

```

ΤΑ 503


Σχεδίαση VLSI

Ή να ξεκινήσετε με ένα σχηματικό διάγραμμα (ή ένα συνδυασμό και των δύο)




ΤΑ 503

Μετατροπή πυλών σε τρανζίστορ




ΤΛ 503

Μετατροπή τρανζίστορ σε φυσικό σχέδιο (Layout)




ΤΛ 503

Συναρμολογήστε τις πύλες σε ένα κύκλωμα



ΤΛ 503

Και Συναρμολογήστε Ολόκληρο το τσιπ (chip)



ΤΛ 503